alliance-support '1999
padlib et le signal d'horloge(clock)


Samuel GOUET (p9730@bigiup.univ-lemans.fr)
Wed, 28 Apr 1999 17:01:09 +0100

Bonjour, J'ai déjà posé cette question mais elle est restée sans réponse. Les différentes cellules de padlib prennent en entrée les tensions d'alimentation (vdde,vsse,vddi,vssi) et aussi un signal d'horloge. Pourriez-vous m'expliquer l'utilité de ce signal? Maintenant, le coeur du problème : il nous faut concevoir un circuit d'essai qui n'a pas d'horloge et qui réagira de façon asynchrone sur des fronts montants et descendants de différents signaux d'entrées. En quoi les pads risquent de poser problème? Comment faire pour concevoir un circuit sans horloge? Merci par avance pour votre aide...

 



Alliance Web Site © 1997, 2002 ASIM/LIP6/UPMC, page maintained by Czo [Olivier Sirol] , last updated on 22 March 2001.