alliance-support '1998
BUG lynx  : erreurs d'extraction en hierarchique


pmarchay@isep.fr
Mon, 25 May 1998 18:19:50 +0200

Begin Alliance bug report 1.3 ------------------------------------------------------------------- Posted on : 1998 May 25 (Monday at 18:19) MET DST by : pmarchay@isep.fr subject : BUG lynx  : erreurs d'extraction en hierarchique version : Alliance 3.2b ------------------------------------------------------------------- Problem description : --------------------- Salut ! Je suis en projet D.E.A chez Amara, et je dois verifier electri- quement le decodeur de ma SRAM. Le probleme est plutot genant : Lorsque je demande une extraction a plat ( option -t ) d'un ensemble de cellules hierarchiquement constitue ( a peu pres 5 niveaux de hierarchisation), elle s'effectue sans probleme : mais lorsque je fouille dans le fichier .spi genere, je m'apercoit que Lynx n'a pas fait toutes les jonctions entre les segments d'alu1 relies a vss, alors qu'il y arrive tres bien par exemple sur les segments d'alu1 relies a vdd. Le truc, s'est que les segements de vss et vdd sont exactements de meme longueur et de meme largueur, avec tout deux un overlap de 5x1 lambda avec leur voisin respectif. Que nenni me dis-je, je vais faire un real flat sur mon decodeur jusqu' au niveau transistor, puis j'extrairai le modele electrique : equi sous graal me dit bien qu'il y a contact entre mes segments, druc me signal qu'il n'y a pas d'erreur, j'y vais ! Et bien re-belote, meme probleme : des la deuxieme cellule reliee au connecteur vss, je trouve un node sans aucune autre liaison que celle avec son transistor : mon alim vss est encore coupe, et vdd passe toujours ! J'ai bien essaye de creer une petite cellule avec trois segments se suivant avec un overlap de 1 lambda, d'encapsule le tout dans une abutment box avec deux jolis connecteurs : pas de probleme a l'extraction. S'il te plait Olivier, dis-moi tres vite si tu sais quelque chose la-dessus, car je suis assez presse. Je te remercie, Fil. P.S. Pour l'extraction hierarchise, j'avais des connecteurs sur toutes les cellules de bases, ainsi que sur la top. Pas de connecteurs sur les cellules intermediaires. Environnement : --------------- Platform : SunOS siptah 5.5 Generic sun4u sparc SUNW,Ultra-1 MACHINE=sun4/os5.4 TOP=/home1/disk1/alliance-3.2b/archi/Solaris MBK_IN_LO=vst MBK_OUT_LO=spi MBK_IN_PH=ap MBK_OUT_PH=ap MBK_WORK_LIB=. MBK_CATAL_NAME=CATAL MBK_SCALE_X=10 VH_MAXERR=10 VH_BEHSFX=vbe VH_PATSFX=pat MBK_CATA_LIB=.:./decodage/colonne_dec:./decodage/ligne_adr:./transparence:./decodage/a3_a5:./decodage/a6_a9:./decodage/clk_buf:./decodage/wen_buf:./decodage/precharge:./decodage/1_passage:./decodage/dec_bloc:./decodage/2_passage:./decodage/commande_ampli:./decodage/word_line:./decodage/write:./decodage:./colonne MBK_TARGET_LIB=/home1/disk1/alliance-3.2b/archi/Solaris/cells/sclib MBK_C4_LIB=./cellsC4 XPAT_PARAM_NAME=/home1/disk1/alliance-3.2b/archi/Solaris/etc/xpat.par XFSM_PARAM_NAME=/home1/disk1/alliance-3.2b/archi/Solaris/etc/xfsm.par DREAL_TECHNO_NAME=/home1/disk1/alliance-3.2b/archi/Solaris/etc/cmos_7.dreal GRAAL_TECHNO_NAME=/home1/disk1/alliance-3.2b/archi/Solaris/etc/cmos_7.graal RDS_TECHNO_NAME=ams08.rds RDS_IN=cif RDS_OUT=cif ELP_TECHNO_NAME=/home1/disk1/alliance-3.2b/archi/Solaris/etc/prol10.elp How to reproduce the bug : -------------------------- Essayer avec un gros truc bien hierarchise !!! Finger Information : -------------------- [isep.fr] End Alliance bug report 1.3

 



Alliance Web Site © 1997, 2002 ASIM/LIP6/UPMC, page maintained by Czo [Olivier Sirol] , last updated on 22 March 2001.