Notre circuit

Le circuit que nous avons réalisé est un diviseur numérique de fréquence. À une entrée binaire, on obtient une sortie binaire avec une fréquence divisée par un coefficient choisi par des lignes de selection. Nous n'avons réussi a obtenir un résultat final que très tard, c'est pourquoi nous n'avons pas pu envoyer le circuit au CMP, mais ce serait sûrement possible maintenant.

Ce document ce découpe ainsi :

Description détaillée

On dispose de lignes de sélections avec un nombre et son multiplicateur pour former un diviseur. Les sélections se font entre 1, 2, et 5, et le multiplicateur est choisi entre 1, 10, 100, et 1000. On dispose d'un reset, et on trouve bien entendu les lignes d'entrée et de sortie. Par ailleurs, comme dans tous les ASICS, il faut des alimentations internes et des alimentations externes.

Le circuit réagit tout de suite à un changement de sélection du diviseur ou à un reset, et ceux-ci peuvent avoir lieu n'importe quand. Nous avons d'ailleurs eu du mal à obtenir ce résultat.

On trouve des détails supplémentaires dans les remarques de nos fichiers.

Contraintes

Il est possible que l'on puisse faire autrement, mais nous avons dû rajouter une ligne fictive qui devra avoir un niveau (comme vdd, par exemple). Elle est là car notre circuit n'a pas d'horloge, et tout un mécanisme est prévu pour les circuits en comportant une. La cellule (pad) qui la contrôle s'appelle "p_clk".


Les chronogrammes sont ici : effet d'un reset. , et fonctionnement normal avec des changements de sélection .
Vous pourrez trouver notre projet en cliquant ici. Ce projet utilise notre module d'automatisation et il faut donc regarder la page d'explication de ce module accessible à partir du sommaire.

Sommaire

 



Alliance Web Site © 1997, 2002 ASIM/LIP6/UPMC, page maintained by Czo [Olivier Sirol] , last updated on 26 May 2000.